

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 63-107381

(43)Date of publication of application : 12.05.1988

(51)Int.Cl.

H04N 5/66
G02F 1/133
G09G 3/36

(21)Application number : 61-254040

(71)Applicant : MATSUSHITA ELECTRIC IND
CO LTD

(22)Date of filing : 24.10.1986



(72)Inventor : FURUBAYASHI YOSHINORI
GOHARA YOSHIHIRO
YAMADA TAKAO

(54) LIQUID CRYSTAL DRIVING METHOD

(57)Abstract:

PURPOSE: To attain excellent multi-gradation display not influenced by dispersion of the characteristic of an active matrix element by selecting at least one scanning electrode for at least two times within one field.

CONSTITUTION: Gate-electrode-impressing voltages VG1, VG2, VG3 VGn are selected two times within one field as shown in the figure, and a source electrode voltage Vs3 comes in a waveform shown in the figure. Accordingly voltages impressed to picture element liquid crystals A, B, C, D come like those VA, VB, VC, VD figure. The quantity of light that transmits the liquid crystal is characteristic in being proportionate to the effective value of impressed voltage, and the effective value of the voltages VA, VB, VC, VD are equal. In such a way, by selecting at least one scanning electrode for at least two times within one field, an excellent multi-gradation display hardly influenced by the dispersion of the characteristic of an active element can be attained.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

⑨ 日本国特許庁(JP)

⑩ 特許出願公開

⑫ 公開特許公報(A)

昭63-107381

⑪ Int.Cl. ⁴	識別記号	庁内整理番号	⑬ 公開	昭和63年(1988)5月12日
H 04 N 5/66	1 0 2	B-7245-5C		
G 02 F 1/133	3 3 2	7370-2H		
G 09 G 3/36		8621-5C	審査請求	未請求

発明の数 1 (全3頁)

⑭ 発明の名称 液晶駆動方法

⑮ 特 願 昭61-254040

⑯ 出 願 昭61(1986)10月24日

⑰ 発 明 者	古 林 好 則	大阪府門真市大字門真1006番地	松下電器産業株式会社内
⑱ 発 明 者	郷 原 良 寛	大阪府門真市大字門真1006番地	松下電器産業株式会社内
⑲ 発 明 者	山 田 隆 郎	大阪府門真市大字門真1006番地	松下電器産業株式会社内
⑳ 出 願 人	松下電器産業株式会社	大阪府門真市大字門真1006番地	
㉑ 代 理 人	弁理士 中尾 敏男	外1名	

明 細 書

1. 発明の名称

液晶駆動方法

2. 特許請求の範囲

アクティブマトリクス液晶パネルであって、1フィールド内に少なくとも1つの走査電極を少なくとも2回以上選択することを特徴とする液晶駆動方法。

3. 発明の詳細な説明

産業上の利用分野

本発明は薄膜トランジスタなどの非線形素子を用いたアクティブマトリクス液晶表示装置の階調表示に用いることができる液晶駆動方法に関するものである。

従来の技術

近年、コンピュータを中心とする情報機器分野およびテレビジョン、ビデオテープレコーダなどを中心とする映像機器分野において、大画面で階調の表示装置の需要が高まっている。この種の表示装置として低消費電力という特徴を持つ液晶表

示装置がひろく利用されている。

アクティブマトリクス液晶表示装置では時分割駆動においてもスタティック駆動と同等の表示品位を得ることができる。

以下、図面を用いて従来のアクティブマトリクス液晶パネルの駆動方法の一例について説明する。

第2図は、薄膜トランジスタを用いたアクティブマトリクス液晶パネルの構成の一例であり、第3図は第2図のマトリクスパネルの従来の駆動電圧波形の一例である。

第2図のゲート電極(走査電極) $G_1, G_2, G_3, \dots, G_n$ に第3図のような電圧 $V_{01}, V_{02}, V_{03}, \dots, V_{0n}$ を印加し、順次薄膜トランジスタをオンさせその時のソース電極(信号電極) $S_1, S_2, S_3, \dots, S_n$ の電位を各画素の容量に保持して多階調表示を行う。ソース電極 S_0 に第3図の電圧 V_{s0} を印加したとすると、第2図の画素 A, B, C, D の液晶には第3図の V_A, V_B, V_C, V_D のような電圧が加わ

ることになる。ここで、1フィールドごとにソース電極印加電圧の極性を反転させているのは、液晶は交流駆動しないと劣化してしまうからである。

(例えば「日経エレクトロニクス」1984、9、10 P. 234~P. 236)

発明が解決しようとする問題点

しかしながら、上記の方法ではアナログ信号をそのまま階調表示信号として用いるため薄膜トランジスタの特性や、ばらつきの影響を受けやすく表示特性の悪化や表示むらがおこりやすいという問題点を有していた。

本発明は上記問題点を解決するためにアクティブ素子の特性やばらつきの影響を受けにくくするものである。

問題点を解決するための手段

上記問題点を解決するために本発明の液晶駆動方法は1フィールド内に少なくとも1つの走査電極を少なくとも2回以上選択するものである。

作用

本発明は、上記した方法により、アクティブ素

子の特性やばらつきに影響されずに良好な階調表示を行うことができる。

実施例

以下、本発明の一実施例について、図面を参照しながら説明する。

第1図は本発明の一実施例におけるゲート電圧波形、および画素液晶に加わる電圧波形の一例である。ゲート電極印加電圧 V_{G1} 、 V_{G2} 、 V_{G3} 、…… V_{Gn} を第3図から第1図のように1フィールド内に2回選択するように変えると共に、ソース電極電圧 V_S も第3図から第1図のように変えることにより、画素液晶A、B、C、Dに印加される電圧は第1図の V_A 、 V_B 、 V_C 、 V_D のようになる。ここで、液晶の光透過量は印加電圧実効値に比例するという特性があり、第3図および第1図の V_A 、 V_B 、 V_C 、 V_D はそれぞれ電圧実効値は等しく、したがって第2図の画素液晶A、B、C、Dの光透過量は第1図のような電圧を印加しても、第3図の電圧を印加した場合と同等になることがわかる。

び各画素液晶に加わる電圧波形図、第2図は薄膜トランジスタ液晶パネルの構成図、第3図は従来の薄膜トランジスタ液晶パネルを駆動するためのゲート電極印加電圧波形図、ソース電極印加電圧波形図および各画素液晶に加わる電圧波形図である。

1……ゲート電極、2……ソース電極、3……薄膜トランジスタ、4……画素液晶、5……共通電極。

代理人の氏名 弁理士 中尾敏男 はか1名

なお、本実施例では1フィールド内に1つの走査電極を選択する回数を2回としたが、これは2回にかぎられるものではなく、必要な階調により何回でもよい。

また、本実施例ではアクティブ素子をトランジスタとしたが、これはトランジスタにかぎられるものではなく、ダイオード等の2端子素子でもかまわない。

発明の効果


以上のように、本発明は1フィールド内で少なくとも1つの走査電極を少なくとも2回以上選択することにより、アクティブ素子の特性やばらつきの影響を受けにくい良好な階調表示を得ることができる。

また、第1図からわかるように信号電極が3値の電圧レベルで駆動でき、駆動回路が簡単になりIC化が容易となる。


4. 図面の簡単な説明

第1図は本発明の一実施例におけるゲート電極印加電圧波形図、ソース電極印加電圧波形図およ

第 1 図



第 2 図



第 3 図

